VLSI測試與可測試性設計 修課心得

cchenglo
NCTU
Page content

上學期修了 VLSI testing 這一門和我專業好像不太相關的課程，但還滿有趣的 (?)

來留個紀錄 XD

tl;dr 作業不算少，期中期末滿分超過 100，不調分，多少自己拿

首先是 ptt 格式的

概覽

⊕課名⊕

VLSI測試與可測試性設計 VLSI Testing and Design for Testability

▲教授▲

趙家佐

★修課年度★

109-1

￡教了什麼￡（課程大概內容。或是額外學會了什麼東西。）

VLSI 在製造的過程中難免會有物理上的缺陷，如何為這些缺陷建模和偵測就是這門課主要的內容~

◆上課方式◆（投影片、團體討論、老師教學風格）

投影片

▼考試作業▼

8 份作業 (含一份 Lab)，2 次考試

作業是寫 C++，改提供的 code，修改、增加一些功能，整學期的作業結束後會對 PODEM 演算法大致碰過一次

￥其他￥（是否注重出席率or嚴禁遲到？需要的基礎？）

不點名，但曾抽問過一兩次同學問題

￠最後想說的話￠

台大李建模教授在 youtube 上有影片可以看，投影片在他的 個人網站 上。不知道是因為先上完課再去聽還是其他原因，我是覺得李教授講得比較清楚。自己回去複習時還可以暫停，自己畫畫看電路是怎麼跑的。

這一學期只有 8 個人修這門課，期中退選了一個，所以最後是剩 7 個人，好少人修的一門課。

期中期末的考卷都不會發，在公告後可以和助教約時間看。感覺起來是每年考的一樣，不過網路上都找不到

成績 - 作業平均 96，期中考爆了 70 (滿分 134)，期末 96.5 (滿分 149)，學期成績 88

最後的成績看起來沒有調分，作業的部分，後面的配分常常超過 100 分，但算起來是加權，不要傻傻以為「阿，我的分數加起來已經超過 100 了就不做後面的作業 」wwwww。

期中、期末考的滿分都超過 100 分 (分別是 134 和 149)，但我考試考得太爛了，都沒超過 100 分，所以不知道如果超過可不可以加到其他部分去。

自己的整體感覺是不涼扎實的課，有很多份作業要寫，期中期末要好好讀

接下來記錄一下各個章節大概的內容以及彼此之間的關聯

Introduction

大致介紹一下為什麼需要 testing，不做的話會怎樣，以及 testing 大致會在整個 design flow 的哪裡做

Logic Simulation

給一個 circuit 和 input，要怎麼產生他的 output

這裡主要介紹了兩種方式：compile code 和 event-driven

Fault Modeling

在製造的過程中可能會出現各種的錯誤，這是物理、製程的範疇

現在我們想用軟體、用程式來描述他，用不同的 fault model 來表示實際上的 defect (:抽象化 XDD)

兩個重點

  • fault activation
  • fault propagation

首先得 activate 那個 fault，如果一個 and gate 固定 stuck-at-0，想 activate 他就要給他全 1 的 input，他應該要是 1 但輸出是 0。

接著要想辦法把這個 fault 傳到 output 端，這樣才能看到，像遇到 and 0 或 or 1 都會讓他傳不到 output 去。

Fault Simulation

給定一個 fault model 和一個 circuit

  • 一個 input pattern 可以 detect 出哪些 faults
  • 一個 fault 可以被哪些 input patterns detect 到

Combinational ATPG

根據 fault 自動的產生 test pattern

PODEM、FAN algorithm

期中考考到 PODEM 之前，期末從 FAN 開始考，這兩種演算法都是必考的

Testability

有些 gate 比較難控制它的值是多少 (controllability)，有些比較難被觀察到 (observability)

假如這兩個 input 0/1 是平均分佈的，讓一個 2-input AND gate 的值是 1 比讓他是 0 難，

input1 input1 output
0 0 0
0 1 0
1 0 0
1 1 1

這張主要在分析 controllability 和 observability

Seqential ATPG

sequential ATPG 因為和時間相關、有記憶性，所以在做 ATPG 時會更難，得往前好幾個 time frame

DFT

sequentail ATPG 很難，那怎麼辦?

可以透過 scan chain insertion 來幫助我們

BIST

LFFR (?)

Galos field

我覺得了解各個章節的關係滿重要的，這邊每個章節間都算有關係，